Em vez de triturar fluxos intermináveis de uns e zeros como um processador clássico, este chip experimental recorre à física analógica para executar tarefas de IA. A ambição é clara: assumir cargas de trabalho típicas de centros de dados com apenas uma pequena fracção do custo energético.
Uma ideia com 50 anos, reconstruída para a era da IA
Durante décadas, a evolução da computação seguiu um guião previsível: mais transístores, chips mais pequenos e frequências de relógio mais elevadas. Essa fórmula digital trouxe-nos smartphones, computação na nuvem e a IA moderna - e, ao mesmo tempo, uma dor de cabeça crescente com o consumo de energia.
Investigadores da Universidade de Pequim decidiram desafiar esse caminho. O seu protótipo de chip de IA abdica da lógica binária como modelo central. Em alternativa, usa circuitos analógicos que tratam a informação como sinais eléctricos contínuos, e não como bits discretos.
"Este chip de IA analógico alegadamente executa cargas de trabalho essenciais até 12 vezes mais depressa do que processadores digitais avançados, usando cerca de 1/200 da energia."
A ideia, em si, não é totalmente inédita. Antes de as máquinas digitais dominarem, existiam computadores analógicos que resolviam equações ao moldar tensões e correntes. O que muda agora é a tentativa de tornar essa abordagem novamente prática, com técnicas modernas de fabrico e uma ligação directa a algoritmos de IA.
Como a computação analógica muda a equação
Da lógica passo a passo a deixar a física fazer o trabalho
Os processadores digitais dividem as tarefas em sequências longas de operações. Cada soma, multiplicação ou comparação é um passo minúsculo dentro de um calendário rígido. Mesmo em chips altamente paralelos, como as GPUs, essa sequência tende a dominar o consumo de energia e a latência.
O hardware analógico funciona de forma diferente. Os números são codificados como tensões ou correntes que variam de modo suave. As contas surgem quando esses sinais interagem no próprio circuito.
- Chips digitais calculam ao comutar milhares de milhões de transístores em passos coordenados.
- Chips analógicos calculam ao permitir que o comportamento eléctrico realize muitas operações em simultâneo.
Este paralelismo vem “de graça” da física do dispositivo. Em vez de correr milhares de instruções para actualizar cada parâmetro de um modelo de IA, o circuito analógico chega a um novo estado num único processo físico.
"Ao calcular directamente onde os dados estão, o chip reduz a dispendiosa deslocação entre memória e unidades de processamento, uma das principais fontes de desperdício de energia nos servidores de IA actuais."
Enfrentar cargas de trabalho reais de IA, e não apenas problemas de demonstração
A equipa liderada pelo investigador Sun Zhong procurou demonstrar que a IA analógica consegue lidar com dados grandes, desorganizados e do mundo real. Os resultados, publicados na revista Nature Communications, centram-se numa técnica matemática chamada factorização matricial não negativa, ou NMF.
A NMF é muito usada em sistemas de recomendação, análise do comportamento de utilizadores e processamento de imagem. O método procura padrões ocultos em enormes tabelas de números - por exemplo, que filmes tendem a agradar ao mesmo grupo de espectadores, ou que áreas de uma imagem partilham características semelhantes.
Em hardware digital convencional, a NMF torna-se rapidamente dispendiosa quando os conjuntos de dados chegam a milhões de entradas. O chip de Pequim implementa o passo central da NMF directamente como uma operação analógica, praticamente “gravando” a matemática na disposição física do circuito.
Em testes semelhantes aos de motores comerciais de recomendação - como os da Netflix ou do Yahoo - o chip tratou conjuntos de dados comparáveis com muito mais velocidade e com um consumo energético drasticamente inferior ao de rivais digitais recentes.
A mesma abordagem foi também experimentada na compressão de imagens. O chip analógico reconstruiu fotografias com qualidade visual próxima da obtida por algoritmos digitais de elevada precisão, ao mesmo tempo que reduziu para metade os requisitos de armazenamento.
Porque o hardware de IA actual bate numa parede energética
O estrangulamento da memória nos chips modernos
Aceleradores de IA de topo, como as GPUs da série H da Nvidia, apresentam um desempenho de computação impressionante. Ainda assim, a eficiência esbarra num problema simples: a movimentação de dados.
Em cada operação de IA, números são transferidos entre bancos de memória e núcleos de processamento. Esse vaivém constante tende a dominar tanto o tempo como a energia consumida. À medida que os modelos crescem para centenas de milhares de milhões de parâmetros, este movimento torna-se um bloqueio sério.
O chip da Universidade de Pequim aposta em computação analógica “na memória” (in-memory). Isto significa que os mesmos componentes físicos servem para armazenar os valores e para os transformar. As operações acontecem onde os dados já residem, encurtando distâncias e reduzindo energia desperdiçada.
| Característica | GPU de IA convencional | Chip de IA analógico (protótipo de laboratório) |
|---|---|---|
| Estilo de computação central | Digital, instruções passo a passo | Analógico, mudanças de estado guiadas pela física |
| Consumo energético em tarefas NMF | Referência (1x) | Aproximadamente 1/200 do digital |
| Velocidade nas cargas de trabalho testadas | Nível de referência | Alegadamente até 12x mais rápido |
| Movimento de dados | Transferências frequentes memória–processador | Computação maioritariamente na memória |
Segundo algumas estimativas do grupo, para operações específicas, este desenho analógico poderia teoricamente chegar a acelerações de até 1,000 vezes face às GPUs líderes, caso venha a ser escalado e refinado.
A matemática incorporada no silício
A factorização matricial não negativa pode soar esotérica, mas está no centro de muitos algoritmos de recomendação e de detecção de padrões. Formalizada no final da década de 1990, decompõe uma matriz grande em duas matrizes menores que capturam a estrutura subjacente, impondo a condição de que todos os valores se mantêm acima de zero.
Nos sistemas digitais, a NMF é executada como uma longa sequência de passos de multiplicação e soma. Neste chip chinês, o processo é incorporado directamente na circuitaria: as tensões representam as entradas da matriz, e a própria disposição do hardware impõe as restrições de não negatividade e as regras de actualização.
"Um algoritmo que antes existia apenas como código passa agora a surgir como um processo físico, a desenrolar-se num chip gravado em silício."
Um revisor científico descreveu os ganhos de velocidade e eficiência energética, para os casos testados, como abrangendo “várias ordens de grandeza” - uma formulação que sugere surpresa genuína na linguagem tipicamente cautelosa da publicação científica.
Impacto potencial para centros de dados e estratégia nacional
Porque isto interessa aos fornecedores de nuvem
Os centros de dados de IA já consomem tanta electricidade como países pequenos. Treinar um único modelo de grande dimensão pode exigir megawatt-hora de energia, além de custos de refrigeração e de infra-estruturas. Governos começam a escrutinar esta procura, e os fornecedores de nuvem enfrentam pressão para manter as emissões sob controlo.
Um chip capaz de executar tarefas centrais de IA com 200 vezes menos energia - mesmo que apenas para um subconjunto de cargas de trabalho - pode alterar a economia de sistemas de recomendação, plataformas de conteúdos e algumas ferramentas de análise.
A China tem ainda uma motivação adicional. Os controlos de exportação dos EUA sobre GPUs de topo têm levado os seus investigadores a procurar alternativas. Apostar em desenhos analógicos, que dependem de componentes e conhecimento diferentes, oferece um caminho menos exposto a sanções tecnológicas externas.
Onde a IA analógica pode encaixar primeiro
É improvável que chips analógicos substituam processadores de uso geral. A sua vocação é para tarefas específicas, nas quais a matemática é bem compreendida e estável. Entre os usos iniciais mais prováveis estão:
- Motores de recomendação para plataformas de streaming, comércio electrónico e redes sociais.
- Compressão de media em tempo real em redes de distribuição de conteúdos.
- Processamento de sinal em infra-estruturas de telecomunicações.
- Aceleradores especializados dentro de sistemas de IA maiores.
Podem surgir arquitecturas híbridas, em que chips digitais asseguram a lógica de controlo e ramificações complexas, enquanto coprocesadores analógicos tratam de núcleos numéricos pesados, como a NMF ou multiplicações de matrizes.
Limites, riscos e o que ainda falta provar
Ruído, precisão e fiabilidade
Circuitos analógicos enfrentam desafios que os engenheiros digitais procuram, há muito, evitar. Ruído eléctrico, deriva com a temperatura e variações de fabrico podem distorcer resultados. Na IA - que tolera alguma imperfeição - isto pode ser aceitável, mas as fronteiras do aceitável continuam pouco claras.
Os centros de dados também valorizam previsibilidade. O hardware tem de comportar-se da mesma forma sempre, em milhões de chips e durante anos. Protótipos de laboratório raramente oferecem garantias nesse patamar.
Há ainda a questão da flexibilidade. Quando um método matemático fica “cablado” no silício, actualizá-lo não é tão simples como aplicar uma correcção de software. Isso torna os ciclos de desenho e a escolha de algoritmos decisões muito mais estratégicas.
Segurança, manutenção e competências
A IA analógica levanta novas questões de segurança e manutenção. Será que atacantes podem explorar pequenas flutuações eléctricas para inferir dados sensíveis? Como testam e calibram os operadores placas cujo comportamento depende de efeitos físicos subtis?
Engenheiros formados em sistemas digitais poderão precisar de novas competências. Conceber, validar e depurar aceleradores analógicos exige uma combinação de física de dispositivos e conhecimento de aprendizagem automática que ainda é rara.
O que isto pode significar para a tecnologia do dia-a-dia
Se chips de IA analógicos atingirem maturidade comercial, os utilizadores poderão notar a mudança de forma indirecta. Feeds de recomendações podem actualizar mais depressa com o mesmo orçamento de hardware. Plataformas de vídeo podem servir transmissões de maior qualidade sem fazer disparar o consumo energético. Centros de dados mais pequenos podem correr serviços avançados de IA sem refrigeração à escala industrial.
Existe também uma dimensão local. Aceleradores analógicos compactos e de baixo consumo podem ficar mais perto de onde os dados nascem: em estações base, linhas de fábrica ou até electrodomésticos. Isso permitiria deslocar parte do processamento de IA para fora da nuvem e para o local, reduzindo latência e tráfego de rede.
Por outro lado, chips mais eficientes podem incentivar ainda mais utilização de IA. Menos energia por operação não significa automaticamente menos consumo total se o número de operações continuar a subir. Governos e empresas terão de acompanhar os dois lados dessa balança.
Por agora, o protótipo chinês lembra que o progresso na computação nem sempre segue uma linha digital recta. Por vezes, recuperar uma velha ideia analógica - e combiná-la com matemática moderna de IA - pode desbloquear um desempenho que filas densas de transístores têm dificuldade em igualar.
Comentários
Ainda não há comentários. Seja o primeiro!
Deixar um comentário